Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Nejsem velkej odbornik, ale chapu spravne, ze konci VLIW a s nim planovaci logika na urovni driveru, kterou potrebovalo VLIW k praci?
Přesně tak. Respektive alespoň to tak AMD tvrdí :-)
Vypadá to hodně "výpočetně", zřejmě nutnost pro další generaci APU (Fusion).
Popravdě, pak nerozumím tomu, proč si dala AMD takovou "práci" s přechodem na VLIW4 u Caymana?
možností je víc - tyhle dvě mi přijdou nejzajímavější... 1. WLIV4 architektura Caymanu měla být použita na všechny čipy 32nm generace (což je pravděpodobné), která ale byla z důvodu zrušení procesu zrušena také, jediný Cayman byl zrealizován na 40nm. 2. změn v architektuře Camyanu může být o něco víc, jen mohou být uživatelsky/programátorsky transparentní - AMD klidně na té architektuře mohla testovat některé úpravy, které byly chystané pro uvedení na nadcházející generaci
Hm, obě varianty celkem logické, ale stejně, tý práce?
Jinak návrh obsahuje Asynchronous Compute Engine (ACE), popravdě mi jejich účel není příliš jasný. Je nějaké info?
a nebo měly být i další čipy včetně Caymana stále na VLIW 5, ale vzhledem ke zrušení 32nm by čip byl na 40nm obrovský a proto bylo AMD/ATi nuceno překopat design za účelem zmenšení plochy čipu pro 40nm proces a tak vznikl VLIW 4.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.